1、LDD是什幺的縮寫? 用途為何?

答：LDD: Lightly Doped Drain. LDD是使用較低濃度的源/漏極, 以防止組件產(chǎn)生熱載子效應的一項工藝。

2、何謂 Hot carrier effect (熱載流子效應)?

答：在線寛小于0.5um以下時, 因為源/漏極間的高濃度所產(chǎn)生的高電場,導致載流子在移動時被加速產(chǎn)生熱載子效應, 此熱載子效應會對gate oxide造成破壞, 造成組件損傷。

3、何謂Spacer? Spacer蝕刻時要注意哪些地方？

答：在柵極(Poly)的兩旁用dielectric（介電質(zhì)）形成的側(cè)壁，主要由Ox/SiN/Ox組成。蝕刻spacer 時要注意其CD大小，profile(剖面輪廓)，及remain oxide(殘留氧化層的厚度)。

4、Spacer的主要功能?

答：①使高濃度的源/漏極與柵極間產(chǎn)生一段LDD區(qū)域;       ②作為Contact Etch時柵極的保護層。

5、為何在離子注入后, 需要熱處理( Thermal Anneal)的工藝?

答：①為恢復經(jīng)離子注入后造成的芯片表面損傷;   ②使注入離子擴散至適當?shù)纳疃?/span>;   ③使注入離子移動到適當?shù)木Ц裎恢谩?/span>

6、SAB是什幺的縮寫? 目的為何？

答：SAB：Salicide block, 用于保護硅片表面，在RPO (Resist Protect Oxide) 的保護下硅片不與其它Ti, Co形成硅化物(salicide)。

7、簡單說明SAB工藝的流層中要注意哪些?

答：①SAB 光刻后（photo），刻蝕后(etch)的圖案（特別是小塊區(qū)域）。要確定有完整的包覆（block）住必需被包覆（block）的地方。  ②remain oxide (殘留氧化層的厚度)。

8、何謂硅化物( salicide)?

答：Si 與 Ti 或 Co 形成 TiSix 或 CoSix, 一般來說是用來降低接觸電阻值（Rs, Rc）。

9、硅化物(salicide)的形成步驟主要可分為哪些?   

答：①Co(或Ti)+TiN的沉積；②第一次RTA（快速熱處理）來形成Salicide。③將未反應的Co(Ti)以化學酸去除。④第二次RTA (用來形成Ti的晶相轉(zhuǎn)化, 降低其阻值)。

10、MOS器件的主要特性是什幺？

答：它主要是通過柵極電壓（Vg）來控制源，漏極(S/D)之間電流，實現(xiàn)其開關(guān)特性。

11、我們一般用哪些參數(shù)來評價device的特性？

答：主要有Idsat、Ioff、Vt、Vbk(breakdown)、Rs、Rc；一般要求Idsat、Vbk (breakdown)值盡量大， Ioff、Rc盡量小，Vt、Rs盡量接近設計值.

12、什幺是Idsat?Idsat 代表什幺意義？

答：飽和電流。也就是在柵壓(Vg)一定時，源/漏(Source/Drain)之間流動的最大電流。

13、在工藝制作過程中哪些工藝可以影響到Idsat?

答：Poly CD(多晶硅尺寸)、Gate oxide Thk(柵氧化層厚度)、AA(有源區(qū))寬度、Vt imp.條件、LDD imp.條件、N+/P+ imp. 條件。

14、什幺是Vt? Vt 代表什幺意義？

答：閾值電壓（Threshold Voltage），就是產(chǎn)生強反轉(zhuǎn)所需的最小電壓。當柵極電壓Vg<Vt時, MOS處于關(guān)的狀態(tài)，而Vg〉=Vt時，源/漏之間便產(chǎn)生導電溝道，MOS處于開的狀態(tài)。

15、在工藝制作過程中哪些工藝可以影響到Vt?

答：Poly CD、Gate oxide Thk. (柵氧化層厚度)、AA(有源區(qū))寬度及Vt imp.條件。

16、什幺是Ioff? Ioff小有什幺好處

答：關(guān)態(tài)電流，Vg=0時的源、漏級之間的電流，一般要求此電流值越小越好。Ioff越小, 表示柵極的控制能力愈好, 可以避免不必要的漏電流(省電)。

17、什幺是 device breakdown voltage?

答：指崩潰電壓（擊穿電壓），在 Vg=Vs=0時，Vd所能承受的最大電壓，當Vd大于此電壓時，源、漏之間形成導電溝道而不受柵壓的影響。在器件越做越小的情況下，這種情形會將會越來越嚴重。

18、何謂ILD? IMD? 其目的為何？

答： ILD ：Inter Layer Dielectric, 是用來做device 與 第一層metal 的隔離（isolation），而IMD：Inter Metal Dielectric，是用來做metal 與 metal 的隔離（isolation）.要注意ILD及IMD在CMP后的厚度控制。

19、一般介電層ILD的形成由那些層次組成？

答：① SiON層沉積(用來避免上層B,P滲入器件)；② BPSG（摻有硼、磷的硅玻璃）層沉積；③ PETEOS（等離子體增強正硅酸乙脂）層沉積；最后再經(jīng)ILD Oxide CMP(SiO2的化學機械研磨)來做平坦化。

20、一般介電層IMD的形成由那些層次組成？

答：① SRO層沉積(用來避免上層的氟離子往下滲入器件)；② HDP-FSG（摻有氟離子的硅玻璃）層沉積;

③ PE-FSG（等離子體增強,摻有氟離子的硅玻璃）層沉積；

使用FSG的目的是用來降低dielectric k值, 減低金屬層間的寄生電容。最后再經(jīng)IMD Oxide CMP(SiO2的化學機械研磨)來做平坦化。

21、簡單說明Contact(CT)的形成步驟有那些?

答：Contact是指器件與金屬線連接部分，分布在poly、AA上。

① Contact的Photo（光刻）；

② Contact的Etch及光刻膠去除(ash & PR strip)；

③ Glue layer（粘合層）的沉積；

④ CVD W（鎢）的沉積

⑤ W-CMP 。

22、Glue layer（粘合層）的沉積所處的位置、成分、薄膜沉積方法是什幺？

答：因為W較難附著在Salicide上,所以必須先沉積只Glue layer再沉積WGlue layer是為了增強粘合性而加入的一層。主要在salicide與W(CT)、W(VIA)與metal之間, 其成分為Ti和TiN, 分別采用PVD 和CVD方式制作。

23、為何各金屬層之間的連接大多都是采用CVD的W-plug(鎢插塞)?

答：① 因為W有較低的電阻；② W有較佳的step coverage(階梯覆蓋能力)。

24、一般金屬層(metal layer)的形成工藝是采用哪種方式?大致可分為那些步驟?

答：① PVD (物理氣相淀積) Metal film 沉積；② 光刻(Photo)及圖形的形成；③ Metal film etch 及plasma(等離子體)清洗（此步騶為連序工藝，在同一個機臺內(nèi)完成，其目的在避免金屬腐蝕）；④ Solvent光刻膠去除。

25、Top metal和inter metal的厚度，線寬有何不同?

答：Top metal通常要比inter metal厚得多，0.18um工藝中inter metal為4KA,而top metal要8KA.主要是因為top metal直接與外部電路相接，所承受負載較大。一般top metal 的線寬也比 inter metal寬些。    

26、在量測Contact /Via（是指metal與metal之間的連接）的接觸窗開的好不好時, 我們是利用什幺電性參數(shù)來得知的?

答：通過Contact 或Via的 Rc值，Rc值越高，代表接觸窗的電阻越大, 一般來說我們希望Rc是越小越好的。

27、什幺是Rc? Rc代表什幺意義？

答：接觸窗電阻，具體指金屬和半導體（contact）或金屬和金屬(via)，在相接觸時在節(jié)處所形成的電阻，一般要求此電阻越小越好。

28、影響Contact (CT) Rc的主要原因可能有哪些?

答：①ILD CMP 的厚度是否異常；②CT 的CD大?。?/span>③CT 的刻蝕過程是否正常；④接觸底材的質(zhì)量或濃度（Salicide，non-salicide)；⑤CT的glue layer（粘合層）形成；⑥CT的W-plug。

29、在量測Poly/metal導線的特性時, 是利用什幺電性參數(shù)得知?

答：可由電性量測所得的spacing & Rs 值來表現(xiàn)導線是否異常。

30、什幺是spacing?如何量測?

答：在電性測量中，給一條線(poly or metal)加一定電壓，測量與此線相鄰但不相交的另外一線的電流，此電流越小越好。當電流偏大時代表導線間可能發(fā)生短路的現(xiàn)象。

31、什幺是 Rs?

答：片電阻（單位面積、單位長度的電阻），用來量測導線的導電情況如何。一般可以量測的為 AA(N+,P+), poly & metal.

32、影響Rs有那些工藝?

答：① 導線line（AA, poly & metal）的尺寸大小。(CD=critical dimension)

       ② 導線line（poly & metal）的厚度。

       ③ 導線line (AA, poly & metal) 的本身電導性。（在AA, poly line 時可能為注入離子的劑量有關(guān)）

33、一般護層的結(jié)構(gòu)是由哪三層組成?

答：① HDP Oxide(高濃度等離子體二氧化硅)；② SRO Oxide（Silicon rich oxygen富氧二氧化硅）；

       ③ SiN Oxide

34、護層的功能是什幺?

答：使用oxide或SiN層, 用來保護下層的線路，以避免與外界的水汽、空氣相接觸而造成電路損害。

35、Alloy 的目的為何?

答：① Release 各層間的stress（應力），形成良好的層與層之間的接觸面；② 降低層與層接觸面之間的電阻。

36、工藝流程結(jié)束后有一步驟為WAT，其目的為何?

答：WAT(wafer acceptance test), 是在工藝流程結(jié)束后對芯片做的電性測量，用來檢驗各段工藝流程是否符合標準。（前段所講電學參數(shù)Idsat, Ioff, Vt, Vbk(breakdown), Rs, Rc就是在此步驟完成）

37、WAT電性測試的主要項目有那些?

答：① 器件特性測試；② Contact resistant (Rc)；③ Sheet resistant (Rs)；④ Break down test；⑤ 電容測試；⑥ Isolation (spacing test)。

38、什么是WAT Watch系統(tǒng)? 它有什么功能?

答：Watch系統(tǒng)提供PIE工程師一個工具, 來針對不同WAT測試項目,設置不同的欄住產(chǎn)品及發(fā)出Warning警告標準, 能使PIE工程師早期發(fā)現(xiàn)工藝上的問題。

39、什么是PCM SPEC?

答：PCM (Process control monitor) SPEC廣義而言是指芯片制造過程中所有工藝量測項目的規(guī)格,狹義而言則是指WAT測試參數(shù)的規(guī)格。

40、當WAT量測到異常是要如何處理?

答：① 查看WAT機臺是否異常,若有則重測之；② 利用手動機臺Double confirm；③ 檢查產(chǎn)品是在工藝流程制作上是否有異常記錄；④ 切片檢查

41、什么是EN? EN有何功能或用途?

答：由CE發(fā)出,詳記關(guān)于某一產(chǎn)品的相關(guān)信息(包括Technology ID, Reticle and some split condition ETC….) 或是客戶要求的事項 (包括HOLD, Split, Bank, Run to complete, Package….), 根據(jù)EN提供信息我們才可以建立Process flow及處理此產(chǎn)品的相關(guān)動作。

42、PIE工程師每天來公司需要Check哪些項目(開門五件事)?

答：① Check MES系統(tǒng), 察看自己Lot情況；② 處理in line hold lot.(defect, process, WAT)；③ 分析匯總相關(guān)產(chǎn)品in line數(shù)據(jù).(raw data & SPC)；④ 分析匯總相關(guān)產(chǎn)品CP test結(jié)果；⑤ 參加晨會, 匯報相關(guān)產(chǎn)品信息